Bahan Ajar JK Flip Flop

Flip-flop adalah suatu rangkaian bistabil dengan triger yang dapat menghasilkan kondisi logika 0 dan 1 pada keluarannya. Keadaan dapat dipengaruhi oleh satu atau kedua masukannya. Tidak seperti fungsi gerbang logika dasar dan kombinasi, keluaran suatu flip-flop sering tergantung pada keadaan sebelumnya. Kondisi tersebut dapat pula menyebabkan keluaran tidak berubah atau dengan kata lain terjadi kondisi memory. Oleh sebab itu flip-flop dipergunakan sebagai elemen memory.

 

Rangkaian flip flop yang paling sederhana adalah rangkaian RS Flip-flop, karena mempunyai dua masukan data, S dan R. Untuk menyimpan suatu bit tinggi, Anda membutuhkan S tinggi; untuk menyimpan bit rendah, Anda membutuhkan R tinggi. Membangkitkan dua buah sinyal untuk mendrive flip-flop merupakan suatu kerugian dalam berbagai penerapan. Tabel dibawah merupakan keringkasan suatu kemungkinan-kemungkinan masukan/keluaran bagi flip-flop RS. Kondisi masukan yang pertama adalah RS = 00. Ini berarti tidak diterapkan pemicu. Dalam hal ini keluaran Q mempertahankan nilai terakhir yang dimilikinya.

Tabel Input dan Output RS Flip Flop

Kondisi masukan yang kedua adalah RS = 01 berarti bahwa suatu pemicu diterapkan pada masukan S. Seperti kita ketahui, hal ini mengeset flip-flop dan menghasilkan keluaran Q bernilai 1. Kondisi masukan yang ketiga adalah RS = 10 ini menyatakan bahwa suatu pemicu diterapkan pada masukan R. Keluaran Q yang dihasilkan adalah 0. Kondisi masukan RS = 11 merupakan masukan terlarang. Kondisi ini berarti menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama. Hal ini merupakan suatu pertentangan karena mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran Q yang secara serentak sama dengan 1 dan sama dengan 0.

RS Flip-Flop Terpadu

Keluaran masing-masing gerbang NOR mendrive salah satu masukan pada gerbang NOR yang lain. Demikian pula, masukan-masukan S dan R memungkinkan kita mengeset atau mereset keluaran y. Seperti sebelumnya, masukan S yang tinggi mengeset Q ke 1: masukan R yang tinggi mereset Q ke 0. Jika R dan S kedua-duanya rendah, keluaran tetap tergrendel (latched) atau tertahan pada keadaan terakhirnya. Kondisi pertentangan yakni R dan S kedua-duanya tinggi pada saat yang sama juga masih terlarang.

Gambar Rangkaian RS Flip-Flop Terpadu

Berbagai rancangan tingkat lanjutan dapat diwujudkan untuk menyempurnakan kecepatan perpindahan, impedansi keluaran, dan sebagainya dari RS flip flop.

Konsep RS Flip-Flop :

1)      R dan S keduanya rendah berarti keluaran Q tetap berada pada keadaan terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal.

2)      Masukan S yang tinggi mengeset keluaran Q ke 1, kecuali jika keluaran ini memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke keadaan rendah.

3)      Masukan R yang tinggi mereset keluaran Q ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran Q selanjutnya tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah.

Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena merupakan pertentangan (Kondisi ini mengakibatkan masalah pacu, yang akan dibahas kemudian).

26 November 2015

Emka, Luthfi. 2012. Rangkaian Flip Flop. (online), (http://emka.web.id/special/electro/2012/elektronika-digital-rangkaian-flip-flop/), diakses pada tanggal 26 November 2015.

Dasar, Elektronika. 2013. RS Flip-Flop. (online), (http://elektronika-dasar.web.id/rs-flip-flop/), diakses pada tanggal 26 November 2015.

Home » Teori Elektronika » Data Flip-Flop (D-Flip-Flop) Data Flip-Flop (D-Flip-Flop) Sunday, June 23rd 2013. | Teori Elektronika Mesothelioma Law Firm, Sell Annuity Payment Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.

Read more at: http://elektronika-dasar.web.id/data-flip-flop-d-flip-flop/
Copyright © Elektronika Dasar

RS Flip-flop mempunyai dua masukan data, S dan R. Untuk menyimpan suatu bit tinggi, Anda membutuhkan S tinggi; untuk menyimpan bit rendah, Anda membutuhkan R tinggi. Membangkitkan dua buah sinyal untuk mendrive flip-flop merupakan suatu kerugian dalam berbagai penerapan. Tabel dibawah merupakan keringkasan suatu kemungkinan-kemungkinan masukan/keluaran bagi flip-flop RS. Kondisi masukan yang pertama adalah RS = 00. Ini berarti tidak diterapkan pemicu. Dalam hal ini keluaran Q mempertahankan nilai terakhir yang dimilikinya.

Read more at: http://elektronika-dasar.web.id/rs-flip-flop/
Copyright © Elektronika Dasar

JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF. Dalam artikel yang sedikit ini akan diuraikan cara membangun sebuah JK flip-flop menggunakan komponen utama berupa RS flip-flop.

Read more at: file:///E:/ELEKTRONIKA%20DIGITAL/JK%20FLIP%20FLOP/sari/JK%20Flip-Flop.htm
Copyright © Elektronika Dasar

JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF. Dalam artikel yang sedikit ini akan diuraikan cara membangun sebuah JK flip-flop menggunakan komponen utama berupa RS flip-flop. Rangkaian Dasar JK Flip-Flop JK flip-flop,teori jk flip-flop,fungsi jk flip flop,flip flop jk,rangkaian jk flip flop,dasar jk flip flop,truth table jk flip flop,jk ff,aplikasi jk flip-flop,manfaat jk flip-flop,kelebihan jk flip-flop,ic jk flip flop Gambar rangkaian diatas memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK, J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif diberikan. Rangkaian RC mempunyai tetapan waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut. Tabel Kebenaran JK Flip-Flop CLK J K Q Keterangan 0 0 0 * Latch, kondisi terakhir ↑ 0 1 0 ↑ 1 0 1 ↑ 1 1 1 Latch, kondisi terakhir ↑ 1 1 0 Togle ↑ 1 1 1 Togle ↑ 1 1 0 Togle ↑ 0 0 0 Latch, kondisi terakhir ↑ 1 1 0 Latch, kondisi terakhir ↑ 1 1 1 Togle ↑ 1 1 0 Togle Selain dengan tabel kebenaran, dalam memahami karakteristik JK flip-flop seperti tabel diatas dapat dapat juga dipahami melalui timing diagram dari pemberian input kepada JK flip-flop seperti ditunjukan pada gambar berikut. Timing Diagram JK Flip-Flop Timing Diagram JK FF,diagram waktu jk flip flop Dari kedua penjelasan diatas (tabel kebenaran dan timing diagram) karakteristik JK flip-flop dapat kita pahami dengan cepat dan baik. Aplikasi JK flip-flop sering digunakan sebagai komponen utama suatu pencacah digital

Read more at: file:///E:/ELEKTRONIKA%20DIGITAL/JK%20FLIP%20FLOP/sari/JK%20Flip-Flop.htm
Copyright © Elektronika Dasar